纳米增材制制工艺可大幅降低芯片出产成本
据美国官网近日报道，该校研究团队开辟出一种新工艺及打印设备，能正在纳米标准上更高效地制制先辈的电子产物和芯片，其制形成本仅为保守手艺的1%。 保守微电子制制的根基流程
据美国官网近日报道，该校研究团队开辟出一种新工艺及打印设备，能正在纳米标准上更高效地制制先辈的电子产物和芯片，其制形成本仅为保守手艺的1%。
保守微电子制制的根基流程是将材料堆积到薄膜内，再“蚀刻”掉多余部门。最终构成一个微处置器或存储芯片。并且，每种材料需要分歧工艺进行处置。上述工艺流程存正在几个较着错误谬误。起首是成本昂扬。目前，先辈电子设备和芯片制制设备的建形成本约为200亿至400亿美元，每年的运营成本也高达10亿美元。其次是采用现无方法制制芯片需要半年到一年时间，测试后的点窜同样需要这么长时间。第三是该流程能耗极高。因为制制过程需要正在实空和高温前提下进行，一个典型晶圆厂的耗电量取5万个家庭的耗电量相当。为了降低电子产物和芯片的制形成本，团队开辟出一种增材“自下而上”的制制工艺。他们抽象地比方道，保守方式就像正在石头上凿刻出新事物；而新方好像用黏土建制新物体。这些材料可利用很是小的颗粒快速堆积，可正在一分钟内建制出小至25纳米的布局。新方式不只产量高，并且成本极低。
